ジンの濃い情報

引越しの見積もりを取得したことが

一人暮らしをするようになって実家から引越しをすることになって引越しの見積もりをしたことがあります。そのように多くを取ることもないのですが、実際に荷物を整理するとかなりの量です。それで見積もりを依頼したのですが、引越しの見積もりをするとお米券を受けました。なんだかとても見る気持ちでした
3月の引越しシーズンです。なぜなら、4月の入学や入社、転勤シーズンで、その前に引越しを済ませてしまおうという人々のラッシュが訪ねてくる。このため、3月の理事会社が非常に混雑ので事前に予約を入れておくといいだろう。また、渋滞も予想されて理事が遅いことも考えておく方が良い。
東北大学 原子分子材料科学高等研究機構の陳明偉教授の研究グループは、3次元ナノポーラス金属/酸化物ハイブリッド電極を用いた高性能電気化学キャパシタの開発に成功したことを発表した。同研究成果は2011年2月20日(英国時間)、英国科学雑誌「Nature Nanotechnology」のオンライン速報版に掲載された。

電気二重層キャパシタ(もしくはスーパーキャパシタ)は、高出力と長寿命を併せ持ち、ボータブル機器からハイブリッド電気自動車まで幅広く応用されるようになってきている。スーパーキャパシタは高電力供給元ではあるが、それらのエネルギー密度は従来の電池や多くのアプリケーションで必要とされる値には届いておらず、例えば、従来のスーパーキャパシタの貯蔵エネルギー密度は約100F/cm3(もしくは150F/g)程度であった。これは、マンガン酸化物(MnO2)のような擬似容量金属酸化物をスーパーキャパシタ中の電極として使うことが有効である一方、MnO2の電気伝導性の悪さ(10-5-10-6S cm-1)がネックとなり、十分な性能を発揮できなかったためである。

研究グループでは、高性能スーパーキャパシタへの応用のため、新規ナノポーラス金属/酸化物(Au/MnO2)ハイブリッド電極材料を開発。同ハイブリッド材料は、独立した3次元ナノポーラス金薄膜にナノ結晶MnO2を無電解めっきして得たもので、MnO2の電析量(厚さ)はめっき時間で制御することが可能となっている。

図2の(a)に記されたナノポーラス金/MnO2ハイブリッド薄膜の典型的な透過電子顕微鏡像を見ると、ナノ結晶MnO2が一様にナノポーラス上にめっきされていることがわかる。

また、Au/MnO2界面の走査型透過電子顕微鏡像では、ナノ結晶MnO2が金のリガメントにエピタキシャル成長している様子が観察され、化学結合した金属/酸化物界面が形成されていることがわかる。

ナノ結晶MnO2と金の良好な密着により、このハイブリッド材料の電気伝導性は改善され、電気化学測定により、このハイブリッド電極材料は1160F/cm3(601F/g)の電力・エネルギー密度、および繰り返し使用に対する高い安定性を有していることが判明した。

これにより、開発したハイブリッド材料が、その高比容量と高充放電率から、高エネルギー貯蔵密度と高度な電力供給を併せ持つ次世代のスーパーキャパシタの候補になることが期待できると研究グループでは指摘しており、今後は貴金属である金をナノポーラス銅のような安価な材料で置き換え、安価かつ高性能なスーパーキャパシタの開発に取り組む予定としている。

[マイコミジャーナル]

【関連記事】
東北大、鳥類の祖先が恐竜である証拠を発見
東北大、ショウジョウバエの雄が持つ脳細胞を脳のエロスの源泉として特定
東北大ら、白色LEDへの応用が期待される高輝度蛍光体の開発に成功
東北大ら、月起源の隕石中に高圧シリカ鉱物を発見
東北大とコーセー、美白に向けた新たなアプローチ手法を開発


東芝は2月21日、モバイル機器などにおける消費電力削減につながる新しいフリップフロップ回路を、40nm CMOSプロセス用いて開発したことを発表した。同技術の詳細は、2月20日より米国で開催されている半導体国際学会「ISSCC 2011(the 2011 IEEE International Solid-State Circuits Conference)」において2月23日(米国時間)に発表される予定。

フリップフロップ回路は、演算の処理過程で1ビットの情報を一時的に保持する(記憶する)ことができる論理回路。一般的なSoCでは、10万個から1000万個のフリップフロップ回路が使われるなど、SoCの設計においては重要な回路に位置付けられる。

従来のフリップフロップ回路では、データの転送を行うためにクロックの正転信号と反転信号を用いる回路構成(クロック・バッファの領域を内蔵)が一般的で、データの変化が起きない場合でも、クロックに同期した電力が消費されていた。この電力消費の低減化をはかるため、SoCの低電力設計手法の1つであるクロックゲーティングの手法が広く適用されており、データの変化が起きない未使用のブロックに対するクロックを停止する手法が一般的である。しか、同技術を用いても、フリップフロップのクロックあたりの出力データ変化率(アクティブ率)は5〜15%にとどまり、動作電力を削減する余地が残されていた。

今回、東芝が開発した技術は、フリップフロップ回路そのものの低消費電力化を実現するもので、従来のフリップフロップ回路内にあったクロック・バッファをなくすことで、その動作に必要な電力の削減を図った。また、開発した回路構成では、クロック・バッファをなくしたため、データを書き込む回路と保持する回路の制御が不安定になる課題があったため、1つのnMOS素子と1つのpMOS素子を組み合わせた回路(Adaptive Coupling回路)を追加することで、保持するデータの強さを自己適応で制御し、回路動作の安定化を図ることに成功した。

加えて、今回、Adaptive Coupling回路を追加したが、基本構成のシンプル化により、フリップフロップ回路全体での素子の数は24個から22個に減らすことに成功しており、従来回路と比較してもセル面積を増加させずに済むという。

なお、今回開発した回路は従来のフリップフロップ回路と比較して、測定データ上では最大77%の低電力化を達成したほか、新回路を無線LANチップに適用した場合の解析では、従来のフリップフロップ回路を適用した場合に比べ、チップ全体で約24%の消費電力を削減できるという結果を得たという。

[マイコミジャーナル]

【関連記事】
東芝ら、16nmプロセス世代以降に対応する描画技術を開発
東芝、システムLSI事業を再編
ソニー、東芝との半導体製造合弁会社の製造設備を取得する基本合意書を締結
IEDM 2010 - 東芝、立体構造トランジスタの高性能化技術を開発
東芝、24nmプロセスを用いた64GビットNAND型フラッシュメモリを製品化